# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年11月 8日

出 願 番 号

Application Number:

特願2002-325774

[ ST.10/C ]:

[JP2002-325774]

出 願 人
Applicant(s):

沖電気工業株式会社

2003年 5月13日

特 許 庁 長 官 Commissioner, Japan Patent Office



# 特2002-325774

【書類名】

特許願

【整理番号】

ОН003764

【あて先】

特許庁長官殿

【国際特許分類】

H01L 23/12

【発明者】

【住所又は居所】

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会

社内

【氏名】

渡辺 潔敬

【特許出願人】

【識別番号】

000000295

【氏名又は名称】

沖電気工業株式会社

【代理人】

【識別番号】

100085419

【弁理士】

【氏名又は名称】

大垣 孝

【手数料の表示】

【予納台帳番号】

012715

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9001068

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体装置及びその製造方法

【特許請求の範囲】

【請求項1】 下地と、

前記下地上に設けられている、複数の電極パッドを具えている第1の主表面と、該第1の主表面上に前記電極パッドが露出するように形成されている表面保護膜と、前記第1の主表面と対向する第2の主表面と、前記表面保護膜の表面と第2の主表面との間の複数の側面とを有する半導体チップと、

前記半導体チップの前記側面を囲むように形成されている絶縁性の拡張部と、

前記電極パッドの各々に電気的に接続され、前記電極パッドから前記拡張部の 表面上へと導出されている、複数の配線パターンと、

前記配線パターン上に、該配線パターンの一部分を露出するように形成されて いる封止部と、

前記拡張部の上側を含む領域の前記配線パターン上に設けられた複数の外部端 子と

を具えていることを特徴とする半導体装置。

【請求項2】 前記配線パターンと前記外部端子との間に形成されている複数の電極ポストを具え、

前記封止部は、前記電極ポストの頂面を露出するように形成されていることを 特徴とする請求項1に記載の半導体装置。

【請求項3】 前記拡張部は、前記封止部の成形収縮よりも大きい成形収縮を有する絶縁性の材料により形成されていることを特徴とする請求項1又は2に記載の半導体装置。

【請求項4】 前記拡張部は、ガラス転移点よりも低い温度範囲での線膨張係数が1.  $5 \times 10^{-5} / \mathbb{C}$ よりも小さく、かつ弾性率が7.  $8 \sim 22 \, \mathrm{GPa}$ の範囲の絶縁性の液状樹脂により形成されていることを特徴とする請求項 $1 \sim 3$  のいずれか一項に記載の半導体装置。

【請求項5】 (1)下地上に、複数の半導体チップが配置される複数の半導体チップ配置領域を所定の間隔で、設定する工程と、

- (2)前記下地上の前記半導体チップ配置領域以外の領域に、拡張部を、絶縁 性の材料により形成する工程と、
- (3) 前記半導体チップ配置領域上に、複数の電極パッドを具えている第1の主表面と、該第1の主表面上に前記電極パッドが露出するように形成されている表面保護膜と、前記第1の主表面と対向する第2の主表面と、前記表面保護膜の表面と第2の主表面との間の複数の側面とを有する半導体チップを、該第2の主表面と前記半導体チップ配置領域とが対面するように設ける工程と、
- (4)前記電極パッドから前記拡張部上を含む領域へと導出されている配線パターンを形成する工程と、
- (5)前記配線パターン上に、封止部を、前記拡張部上を含む領域の配線パターンの一部分を露出するように形成する工程と、
- (6) 前記拡張部上を含む領域の前記配線パターン上に複数の外部端子を形成する工程と、
- (7)複数の前記半導体チップ間を切断して、該半導体チップを含む半導体装置の個片化を行う工程と

を含むことを特徴とする半導体装置の製造方法。

【請求項6】 (1)下地上に、複数の半導体チップが配置される複数の半導体チップ配置領域を所定の間隔で、設定する工程と、

- (2)前記下地上の前記半導体チップ配置領域以外の領域に、拡張部を、絶縁 性の材料により形成する工程と、
- (3) 前記半導体チップ配置領域上に、複数の電極パッドを具えている第1の主表面と、該第1の主表面上に前記電極パッドが露出するように形成されている表面保護膜と、前記第1の主表面と対向する第2の主表面と、前記表面保護膜の表面と第2の主表面との間の複数の側面とを有する半導体チップを、該第2の主表面と前記半導体チップ配置領域とが対面するように設ける工程と、
- (4)前記電極パッドから前記拡張部上を含む領域へと導出されている配線パターンを形成する工程と、
- (5)前記拡張部上の前記配線パターンの一部分上の各々に、複数の電極ポストを形成する工程と、

- (6)前記配線パターン及び前記電極ポスト上に、該電極ポストの頂面を露出 するように封止部を形成する工程と、
  - (7)露出した前記電極ポストの頂面上に外部端子を形成する工程と、
- (8)複数の前記半導体チップ間を切断して、該半導体チップを含む半導体装置の個片化を行う工程と

を含むことを特徴とする半導体装置の製造方法。

【請求項7】 前記(2)工程が、前記下地上の前記半導体チップ配置領域以外の領域を、絶縁性の材料により覆う工程であり、

前記(3)工程と前記(4)工程との間に、前記絶縁性の材料を硬化して、拡 張部を形成する工程をさらに含む

ことを特徴とする請求項5又は6に記載の半導体装置の製造方法。

【請求項8】 下地と、

前記下地上に設けられていて、絶縁性の材料により形成されている、凹部を有する拡張部と、

複数の電極パッドを具えている第1の主表面と、該第1の主表面上に前記電極 パッドが露出するように形成されている表面保護膜と、前記第1の主表面と対向 する第2の主表面と、前記表面保護膜の表面と第2の主表面との間の複数の側面 とを有し、該側面が前記拡張部に囲まれるように、前記拡張部の凹部内に設けら れている半導体チップと、

前記電極パッドの各々に電気的に接続され、前記電極パッドから前記拡張部の 表面上へと導出されている、複数の配線パターンと、

前記配線パターン上に、該配線パターンの一部分を露出するように形成されて いる封止部と、

前記拡張部の上側を含む領域の前記配線パターン上に設けられた複数の外部端 子と

を具えていることを特徴とする半導体装置。

【請求項9】 前記配線パターンと前記外部端子との間に形成されている複数の電極ポストを具え、

前記封止部は、前記電極ポストの頂面を露出するように形成されていることを

特徴とする請求項8に記載の半導体装置。

【請求項10】 前記拡張部は、前記封止部の成形収縮よりも大きい成形収縮を有する絶縁性の材料により形成されていることを特徴とする請求項8又は9に記載の半導体装置。

【請求項12】 (1)下地上に、複数の半導体チップが配置される複数の 半導体チップ配置領域を所定の間隔で、設定する工程と、

- (2) 前記半導体チップ配置領域上に凹部が形成されるように、絶縁性の材料からなる拡張部を形成する工程と、
- (3)前記凹部内に、複数の電極パッドを具えている第1の主表面と、該第1の主表面上に前記電極パッドが露出するように形成されている表面保護膜と、前記第1の主表面と対向する第2の主表面と、前記表面保護膜の表面と第2の主表面との間の複数の側面とを有する半導体チップを、該第2の主表面と対面するように設ける工程と、
- (4)前記電極パッドから前記拡張部上を含む領域へと導出されている配線パターンを形成する工程と、
- (5)前記拡張部上を含む領域の前記配線パターン上に複数の外部端子を形成する工程と、
- (6)複数の前記半導体チップ間を切断して、該半導体チップを含む半導体装置の個片化を行う工程と

を含むことを特徴とする半導体装置の製造方法。

【請求項13】 (1)下地上に、複数の半導体チップが配置される複数の 半導体チップ配置領域を所定の間隔で、設定する工程と、

- (2) 前記半導体チップ配置領域上に凹部が形成されるように、絶縁性の材料からなる拡張部を形成する工程と、
  - (3) 前記凹部内に、複数の電極パッドを具えている第1の主表面と、該第1

の主表面上に前記電極パッドが露出するように形成されている表面保護膜と、前 記第1の主表面と対向する第2の主表面と、前記表面保護膜の表面と第2の主表 面との間の複数の側面とを有する半導体チップを、該第2の主表面と対面するよ うに設ける工程と、

- (4)前記電極パッドから前記拡張部上を含む領域へと導出されている配線パターンを形成する工程と、
- (5)前記拡張部上の前記配線パターンの一部分上の各々に、複数の電極ポストを形成する工程と、
- (6)前記配線パターン及び前記電極ポスト上に、該電極ポストの頂面を露出 するように封止部を形成する工程と、
  - (7)露出した前記電極ポストの頂面上に外部端子を形成する工程と、
- (8)複数の前記半導体チップ間を切断して、該半導体チップを含む半導体装置の個片化を行う工程と

を含むことを特徴とする半導体装置の製造方法。

【請求項14】 前記(2)工程が、前記下地上の前記半導体チップ配置領域以外の領域を、絶縁性の材料により覆う工程であり、

前記(3)工程と前記(4)工程との間に、前記絶縁性の材料を硬化して、拡 張部を形成する工程をさらに含む

ことを特徴とする請求項12又は13に記載の半導体装置の製造方法。

【請求項15】 下地と、

前記下地上に設けられていて、傾斜を有する内側壁を具えた凹部を有する絶縁 性の拡張部と、

複数の電極パッドを具えている第1の主表面と、該第1の主表面上に前記電極パッドが露出するように形成されている表面保護膜と、前記第1の主表面と対向する第2の主表面と、前記表面保護膜の表面と第2の主表面との間の複数の側面とを有していて、前記側面が前記拡張部に囲まれるように前記拡張部の凹部内に設けられている半導体チップと、

前記電極パッドの一部分が露出するように、前記内側壁の表面上、前記拡張部の表面上及び前記表面保護膜上に形成されている絶縁膜と、

前記絶縁膜上に形成されていて、前記電極パッドの各々に電気的に接続され、 前記電極パッドから前記拡張部の表面上へと導出されている、複数の配線パター ンと、

前記配線パターン及び前記絶縁膜上に、該配線パターンの一部分を露出させて 形成されている封止部と、

前記拡張部の上側を含む領域の前記配線パターン上に設けられた複数の外部端 子と

を具えていることを特徴とする半導体装置。

【請求項16】 前記配線パターンと前記外部端子との間に形成されている 複数の電極ポストを具え、

前記封止部は、前記電極ポストの頂面を露出するように形成されていることを 特徴とする請求項15に記載の半導体装置。

【請求項17】 前記拡張部は、前記封止部の成形収縮よりも大きい成形収縮を有する絶縁性の材料により形成されていることを特徴とする請求項15又は16に記載の半導体装置。

【請求項18】 前記拡張部は、ガラス転移点よりも低い温度範囲での線膨 張係数が $1.5 \times 10^{-5}$ / Cよりも小さく、かつ弾性率が $7.8 \sim 22$  G P a の 範囲の絶縁性の液状樹脂により形成されていることを特徴とする請求項 $15 \sim 1$ 7 に記載の半導体装置。

【請求項19】 (1)下地上に、複数の半導体チップが配置される複数の 半導体チップ配置領域を所定の間隔で、設定する工程と、

- (2)前記下地上の前記半導体チップ配置領域以外の領域に、絶縁性の材料からなる拡張部を形成する工程と、
- (3)前記半導体チップ配置領域に、複数の電極パッドを具えている第1の主表面と、該第1の主表面上に前記電極パッドが露出するように形成されている表面保護膜と、前記第1の主表面と対向する第2の主表面と、前記表面保護膜の表面と第2の主表面との間の複数の側面とを有する半導体チップを、該第2の主表面と前記半導体チップ配置領域とが対面するように設ける工程と、
  - (4) 前記拡張部の表面上及び前記表面保護膜上に、絶縁膜を、前記電極パッ

ドを露出するように形成する工程と、

- (5) 前記電極パッドから前記拡張部上を含む領域へと導出されている配線パターンを形成する工程と、
- (6) 前記配線パターンが形成されている前記絶縁膜上に、封止部を、前記拡 張部上に位置する該配線パターンの一部分を露出させて形成する工程と、
- (7) 前記拡張部の上側を含む領域の前記配線パターン上に、複数の外部端子 を接続して形成する工程と、
- (8)複数の前記半導体チップ間を切断して、該半導体チップを含む半導体装置の個片化を行う工程と

を含むことを特徴とする半導体装置の製造方法。

【請求項20】 (1)下地上に、複数の半導体チップが配置される複数の 半導体チップ配置領域を所定の間隔で、設定する工程と、

- (2)前記下地上の前記半導体チップ配置領域以外の領域に、絶縁性の材料からなる拡張部を形成する工程と、
- (3) 前記半導体チップ配置領域に、複数の電極パッドを具えている第1の主表面と、該第1の主表面上に前記電極パッドが露出するように形成されている表面保護膜と、前記第1の主表面と対向する第2の主表面と、前記表面保護膜の表面と第2の主表面との間の複数の側面とを有する半導体チップを、該第2の主表面と前記半導体チップ配置領域とが対面するように設ける工程と、
- (4) 前記拡張部の表面上及び前記表面保護膜上に、絶縁膜を、前記電極パッドを露出するように形成する工程と、
- (5)前記電極パッドから前記拡張部上を含む領域へと導出されている配線パターンを形成する工程と、
- (6)前記拡張部上の前記配線パターンの一部分上の各々に、複数の電極ポストを形成する工程と、
- (7)前記配線パターン及び前記電極ポスト上に、該電極ポストの頂面を露出 するように封止部を形成する工程と、
  - (8) 露出した前記電極ポストの頂面上に外部端子を形成する工程と、
  - (9)複数の前記半導体チップ間を切断して、該半導体チップを含む半導体装

置の個片化を行う工程と

を含むことを特徴とする半導体装置の製造方法。

【請求項21】 前記(2)工程が、前記下地上の前記半導体チップ配置領域以外の領域を、絶縁性の材料により覆う工程であり、前記(3)工程と前記(4)工程との間に、前記絶縁性の材料を硬化して、拡張部を形成する工程をさらに含む

ことを特徴とする請求項19又は20に記載の半導体装置の製造方法。

【請求項22】 (1)下地上に、複数の半導体チップが配置される半導体チップ配置領域を所定の間隔で、設定する工程と、

- (2)前記下地上の前記半導体チップ配置領域上に凹部を具えるように、絶縁 性の材料を設ける工程と、
- (3) 前記凹部内に、複数の電極パッドを具えている第1の主表面と、該第1の主表面上に前記電極パッドが露出するように形成されている表面保護膜と、前記第1の主表面と対向する第2の主表面と、前記表面保護膜の表面と第2の主表面との間の複数の側面とを有する半導体チップを、該第2の主表面と前記半導体チップ配置領域とが対面するように設ける工程と、
  - (4) 前記絶縁性の材料を硬化して、拡張部を形成する工程と、
- (5)前記拡張部の表面上及び前記表面保護膜上に、絶縁膜を、前記電極パッドを露出するように形成する工程と、
- (6)前記電極パッドから前記拡張部上を含む領域へと導出されている配線パターンを形成する工程と、
- (7)前記配線パターンが形成されている前記絶縁膜上に、封止部を、前記拡 張部上に位置する該配線パターンの一部分を露出させて形成する工程と、
- (8)前記拡張部の上側を含む領域の前記配線パターン上に、複数の外部端子 を接続して形成する工程と、
- (9) 複数の前記半導体チップ間を切断して、該半導体チップを含む半導体装置の個片化を行う工程と

を含むことを特徴とする半導体装置の製造方法。

【請求項23】 (1)下地上に、複数の半導体チップが配置される半導体

チップ配置領域を所定の間隔で、設定する工程と、

- (2)前記下地上の前記半導体チップ配置領域上に凹部を具えるように、絶縁性の材料を設ける工程と、
- (3)前記凹部内に、複数の電極パッドを具えている第1の主表面と、該第1の主表面上に前記電極パッドが露出するように形成されている表面保護膜と、前記第1の主表面と対向する第2の主表面と、前記表面保護膜の表面と第2の主表面との間の複数の側面とを有する半導体チップを、該第2の主表面と対面するように設ける工程と、
  - (4) 前記絶縁性の材料を硬化して、拡張部を形成する工程と、
- (5)前記拡張部の表面上及び前記表面保護膜上に、絶縁膜を、前記電極パッドを露出するように形成する工程と、
- (6)前記電極パッドから前記拡張部上を含む領域へと導出されている配線パターンを形成する工程と、
- (7)前記拡張部上の前記配線パターンの一部分上の各々に、複数の電極ポストを形成する工程と、
- (8) 前記配線パターン及び前記電極ポスト上に、該電極ポストの頂面を露出するように封止部を形成する工程と、
  - (9)露出した前記電極ポストの頂面上に外部端子を形成する工程と、
- (10)複数の前記半導体チップ間を切断して、該半導体チップを含む半導体 装置の個片化を行う工程と

を含むことを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、半導体装置及びその製造方法に関し、特に外部端子のさらなる増加に対応するための構成を有する半導体装置及びその製造方法に関する。

[0002]

【従来の技術】

近年、パッケージ化された半導体装置のさらなる小型化、薄型化が要求されて

いる。この要求に応えるために、パッケージ外形サイズが半導体チップの外形サイズと実質的に同一である、ウェハレベルチップサイズパッケージ(Wafer Level Chip Size Package)(以下、単にWCSPとも称する。)と呼ばれるパッケージ形態が提案されている。

[0003]

WCSPは、半導体チップを含んでいる。この半導体チップは、所定の機能を有する回路素子及びこの回路素子上に電気的に接続されている複数の電極パッドを具えている。第1の主表面上には、複数の電極パッドを、露出させるように、絶縁膜が形成されている。

[0004]

この絶縁膜の表面上には、露出している電極パッドに接続され、かつ複数の配 線パターンが形成されている。

[0005]

これらの配線パターン上には、電極ポストが形成されている。そして、この絶縁膜と配線パターンとを覆い、かつ電極ポストの頂面が露出するように封止部が 形成されている。

[0006]

さらに、電極ポストの頂面上には、例えばBGAパッケージの場合には半田ボールとして設けられた、複数の外部端子を具えている。

[0007]

このようにWCSPは、半導体チップの回路形成面上に相当する領域に、複数の外部電極を、例えば格子状に設ける、いわゆるファンイン構造を有している。

[0008]

このようなファンイン構造の外部電極を具えている半導体チップを、プリント板上に搭載するにあたり、プリント板と外部電極との接続部における破断の発生を防止する目的で、電極パッドを有する半導体チップと、半導体チップ上の所定の位置に形成され、電極パッドに接続される配線と、配線上の所定の位置に形成され、配線に接続される外部電極と、外部電極に接続されるプリント板と、半導体チップ上に形成された基板を有していて、基板及びプリント板の熱膨張を整合

させるための樹脂層が基板上に設けられている構成、特に外部電極が樹脂層上に 設けられている半導体装置が知られている(例えば、特許文献 1 参照。)。

[0009]

【特許文献1】

特開2000-208556号公報(特許請求の範囲及び図5)

[0010]

【発明が解決しようとする課題】

半導体装置の高機能化に伴い、1つのパッケージ化された半導体装置に形成される外部端子の数は、ますます増加する傾向にある。従来、このような外部端子の増加に対する要求には、隣接する外部端子同士の間隔を狭める構成とすることで対応している。外部端子の配置間隔と配置位置とに関しては、以下説明するように設計の自由度が著しく制限されている。

[0011]

上述した従来のWCSPは、隣接する外部端子同士の最小間隔は、具体的には 0.5 mm程度とされている。また、7 mm×7 mm角のWCSPの場合には、 設けられている外部端子の数は160程度である。

[0012]

パッケージ化された半導体装置のさらなる外部端子の増加に対する要求により、7mm×7mm角のWCSPに300程度の外部端子を設けることが望まれている。

[0013]

上述したWCSPにおいて、隣接する外部端子同士の間隔をより狭めて、WCSPの表面上により多数の外部電極を形成することは、技術的には不可能ではない。

[0014]

しかしながら、7mm×7mm角のWCSPの表面積に300個の外部端子を 形成することは、かなり困難である。また、外部端子同士の間隔を狭めると、W CSPを実装基板上に実装するためには、極めて高度な技術が必要となる。

[0015]

例えば、複数の外部端子同士の間隔を、0.3 mm~0.7 mm程度の範囲で 、実装基板の実装ピッチに合わせて形成することが求められる場合もある。

[0016]

このような場合に、従来のパッケージの構成では、基板上に半導体チップを、いわゆるフリップチップ接続により接続して、当該半導体チップを基板を介して、外部電極と接続するか又はワイヤボンディングにより基板と半導体チップとを接続して、基板を介して外部電極と接続している。いずれの接続手法も基板を使用するため、また、ワイヤのループの高さ分の封止材が余計に必要となるため、パッケージが厚くなってしまう。さらには基板のコストがかかるため、パッケージが高価となってしまう。特にフリップチップ接続の場合には、より高価なビルドアップ基板が必要となることから、パッケージがより高価なものとなってしまう。

[0017]

また、一方、ワイヤボンディングによる接続を行った場合には、ワイヤ部分のインダクタンスが高くなってしまう。

[0018]

そこで、この発明の目的は、外部端子の配置間隔と配置位置の設計自由度が高まると共に、パッケージ自体のコンパクト化が可能な構成を有する半導体装置を提供することにある。

[0019]

【課題を解決するための手段】

この目的の達成を図るため、この発明の半導体装置は、下記のような構成上の特徴を有している。すなわちこの発明の半導体装置は、下地と、この下地上に設けられている、複数の電極パッドを具えている第1の主表面と、第1の主表面上に電極パッドが露出するように形成されている表面保護膜と、第1の主表面と対向する第2の主表面と、表面保護膜の表面と第2の主表面との間の複数の側面とを有する半導体チップとを含んでいる。

[0020]

絶縁性の拡張部が、半導体チップの側面を囲むように形成されている。

[0021]

電極パッドの各々には、複数の配線パターンが電気的に接続され、電極パッド から拡張部の表面上へと導出されている。

[0022]

配線パターン上には、配線パターンの一部分を露出するように封止部が、形成 されている。

[0023]

拡張部の上側を含む領域の前記配線パターン上には、複数の外部端子が設けられている。

[0024]

この発明の半導体装置の構成によれば、半導体チップを囲むように設けられている拡張部上を含む領域にも、外部電極を設けることができる構成としてあるので、外部電極の配置間隔及び配置位置等の設計の自由度を増大させた半導体装置を提供することができる。また、この発明の半導体装置は、いわゆるWCSPの製造工程を適用することで、基板等のインターポーザを使用しない構成とすることができるので、ワイヤボンディング接続との比較では、さらなる動作の高速化、高機能化、多機能化及びコンパクト化を図ることができる。また、フリップチップ接続との比較では、同等の電気的特性をより安価に得ることができる。

[0025]

また、この発明の半導体装置の製造方法の主要工程は下記の通りである。

[0026]

(1)下地上に、複数の半導体チップが配置される複数の半導体チップ配置領域を所定の間隔で、設定する。

[0027]

(2)下地上の半導体チップ配置領域以外の領域に、拡張部を、絶縁性の材料 により形成する。

[0028]

(3) 半導体チップ配置領域上に、複数の電極パッドを具えている第1の主表面と、第1の主表面上に電極パッドが露出するように形成されている表面保護膜

と、第1の主表面と対向する第2の主表面と、表面保護膜の表面と第2の主表面 との間の複数の側面とを有する半導体チップを、第2の主表面と半導体チップ配 置領域とが対面するように設ける。

[0029]

(4)電極パッドから拡張部上を含む領域へと導出されている配線パターンを 形成する。

[0030]

(5) 配線パターン上に、封止部を、拡張部上を含む領域の配線パターンの一部分を露出するように形成する。

[0031]

(6)拡張部上を含む領域の配線パターン上に複数の外部端子を形成する。

[0032]

(7)複数の半導体チップ間を切断して、半導体チップを含む半導体装置の個 片化を行う。

[0033]

この発明の半導体装置の製造方法によれば、より簡易な工程で、高機能化、多機能化及びコンパクト化された半導体装置を提供することができる。特に外部電極の配置間隔及び配置位置等の設計の自由度を極めて大きくすることができる。

[0034]

【発明の実施の形態】

以下、図面を参照して、この発明の実施形態につき説明する。なお、図面には、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係が概略的に示されているに過ぎず、これによりこの発明が特に限定されるものではない。また、以下の説明において、特定の材料、条件及び数値条件等を用いることがあるが、これらは好適例の一つに過ぎず、従って、何らこれらに限定されない。また、以下の説明に用いる各図において同様の構成成分については、同一の符号を付して示し、その重複する説明を省略する場合もあることを理解されたい。

[0035]

(第1の実施の形態)

図1及び図2を参照して、この発明の第1の実施の形態の半導体装置につき説明する。図1(A)は第1の実施の形態の半導体装置の構成を説明するための上面からみた概略的な平面図であり、図1(B)は、配線パターンと電極ポストとの接続関係を説明するために、図1(A)の一部領域を拡大して示した概略的な要部平面図である。また、図2は、図1(A)のI-I破線により切断した切断面を示す概略的な断面図である。

[0036]

この発明の第1の実施の形態の半導体装置10は、下地12上に、半導体チップ30を具えている。

[0037]

下地12は、例えばガラスエポキシ、又はポリイミド等の有機材料からなる板 状体又はシート状体、セラミック基板、金属基板及びSi基板等から、所望によ り適宜選択することができる。半導体チップの放熱効果を高めることができるの で、好ましくは金属基板を選択するのがよい。

[0038]

なお、以下、半導体装置10及び半導体チップ30の形状は、直方体とした例 につき説明するが、何ら直方体に限定されるものではない。

[0039]

この半導体チップ30は、所定の機能を有する回路素子(図示せず。)を具えている。半導体チップ30は第1の主表面36と、この第1の主表面36に対向する第2の主表面38を具えている。半導体チップ30は、第1の主表面36上に表面保護膜35と、この表面保護膜35の表面と第2の主表面38との間に存在する1又は2以上の側面37とを具えている。この表面保護膜35は絶縁性の材料により構成されている。回路素子に接続されている複数の電極パッド34は、第1の主表面36上に、表面保護膜35から少なくともその一部分が露出するように、第1の主表面36の周縁に沿って形成されている。

[0040]

そして、この半導体チップ30は、下地12上に、第1の主表面36が上面となるように、すなわち第2の主表面38が、下地12の半導体チップ配置領域1

4に対面するように設けられている。

#### [0041]

また、この発明の半導体装置10は、下地12上の半導体チップ配置領域以外の領域に、拡張部20を具えている。拡張部20は、下地12上の半導体チップ配置領域14に配置されている半導体チップ30の側面37、すなわち表面保護膜35の表面及び第2の主表面36及び38以外の面を囲むように、設けられている。このとき、半導体チップ30の表面保護膜35の表面のレベルは、拡張部20の第1の面20aのレベルと実質的に同一のレベルとなるようにされる。

## [0042]

この拡張部20は、例えばエポキシ樹脂等の絶縁性の材料から適宜選択して形成することができる。また、従来適用されるいわゆる液状樹脂又はモールド樹脂を適用することができる。

#### [0043]

拡張部20は、製造工程において、この発明の半導体装置10に生じる反りの発生を抑制するために、好ましくは、後に形成される封止部の成形収縮よりも大きい成形収縮を有する絶縁性の材料により形成するのがよい。

#### [0044]

ここでいう「成形収縮」とは、成形工程において生じる材料単体での収縮を意味する。すなわち「成形収縮」とは、成形温度における硬化収縮と成形温度から 常温に戻るまでの熱収縮との和に相当する(以下の説明においても同様。)。

#### [0045]

すなわち、拡張部 2 0 は、材料としてガラス転移点より低い温度範囲での線膨 張係数が  $1.5 \times 10^{-5}$ /Cよりも小さく、かつ弾性率が  $7.8 \sim 22$  G P a の範囲の絶縁性の液状樹脂により形成するのがよい。拡張部 2 0 にモールド樹脂を適用する場合については後述する。

#### [0046]

拡張部20の第1の面20a及び表面保護膜35上には、配線パターン42が、電極パッド34に電気的に接続されて形成されている。配線パターン42は、電極パッド34に電気的に接続されるように、電極パッド34、すなわち表面保

護膜35の上側から拡張部20の上側を含む領域、すなわち拡張された領域21 へと導出されるパターンを含んで形成される。

## [0047]

これら配線パターン42が形成されている表面保護膜35及び拡張部20を覆うように封止部44が設けられている。配線パターン42各々からこの封止部44を貫通して、この封止部44の表面に達する電極ポスト46がそれぞれ設けられている。これら電極ポスト46の一部は、半導体チップ30の上側(真上)に設けられており、また、残りの電極ポスト46は拡張部20の上側(真上)に設けられている。通常は、これら電極ポスト46は、一定の間隔で配列させてある。また、各電極ポスト46の一部分、すなわち頂面(表面)は、封止部44の表面に露出している。この電極ポスト46はポスト電極とも称せられ、その露出された頂面には外部端子47が設けられている。外部端子47としては通常、半田ボール47aを設けている。この外部端子47は電極パッド34の配列間隔よりも広い間隔で配列されて設けられている。

#### [0048]

ここで、図1 (B) を用いて、電極パッド34と配線パターン42との接続関係につき説明する。これらの接続関係の理解を容易にするために図1 (A) の部分領域(実線で囲まれた領域) 11を拡大して示してある。配線パターン42は、外部端子47の下部に接続されて位置する電極ポスト(図2に46で示す。)と、対応する電極パッド34とが規則的、かつ電気的に接続されている。これら配線パターン42を構成する配線として、例えば長配線42a、中配線42b及び短配線42cを設ける。これらの配線42a、42b及び42cを、それぞれ対応する電極パッド34に、1つの配線と1つの電極パッドという、1対1の接続関係で、接続してある。配線パターン42は、適用可能な配線プロセスルールに従って、配線幅、配線間隔及び最適角度等を決定して、可能な限り最短距離となるように電極パッド34に接続される。

#### [0049]

この配線パターン42は、半導体チップ30の上側(真上)の領域及び拡張部20の上側(真上)、すなわち拡張された領域21の境界にまたがるように設け

られている。

[0050]

そのため、配線パターン42のうち、この境界上及び境界近傍のある程度の長さの部分領域をより太い、すなわち幅広あるいは肉厚の配線とするのがよい。

[0051]

このように、特にエッジ部効果とか、熱ストレス等により応力が集中しやすい と思われるパターン42の部分領域を太く形成しておくことにより、半導体装置 10の動作の信頼性が向上する。

[0052]

この拡張部20の上側(真上)の領域は、外部端子形成領域を半導体素子の表面領域外に拡張している意味で拡張された領域21と称せられる。この構成例では拡張された領域21にも電極ポスト46が形成されている。そして、配線パターン42及び電極ポスト46を覆うように、封止部44を形成する。封止部44は電極ポスト46の一部分が露出するように形成されている。

[0053]

この電極ポスト46を介して、外部端子47が形成されている。電極ポストを介さずに、封止部44から配線パターン42の一部分を露出させて、直接的に配線パターン42に外部端子を接続する構成とすることもできる。

[0054]

この構成例では、外部端子47を、例えば半田ボール47aで形成している。 これら半田ボール47aは、露出している電極ポスト46の頂面に設けられてい て、これら電極ポスト46を介して、配線パターン42と接続されている。この 隣接する電極ポスト46同士の配列及びその間隔は、例えばプリント基板等への 実装を考慮して、所望の配列及び間隔とすることができる。

[0055]

既に説明したとおり、これら電極ポスト46は、半導体チップ30の上側に対応する表面積の範囲のみならず、拡張部20の上側、すなわち拡張された領域21にも設けてある。従って、電極ポスト46の配置位置及び配置間隔の設計の自由度が増す。すなわち、より実装が容易になるように、外部端子47の配置間隔

1 8

の制限を緩和して、例えば実装基板側の構成上の要件に沿った、より広い間隔で 形成することができる。具体的には拡張部20の面積を適宜調整することで、適 切な配置間隔で、所望の数の外部電極を形成することができる。

## [0056]

この発明の半導体装置10の構成によれば、半導体チップ30の真上の領域外、すなわち拡張された領域21に、外部端子47を設ける構成としてあるので、 半導体装置10をいわゆるファンアウト構造又は表面保護膜35上の領域にも外部端子47が形成されているファンイン/ファンアウト構造として構成することが可能である。従って、外部端子47の配置間隔及び配置位置等の設計の自由度を大きくすることができる。

## [0057]

また、この発明の半導体装置10は、いわゆるWCSPの製造工程を利用して、基板等のインターポーザを使用せずに半導体チップ30と外部電極47とを直接的に接続する構成とすることができるので、上述の効果に加えて、例えばワイヤボンディング接続との比較では、さらなる動作の高速化、高機能化、多機能化及びコンパクト化を図ることができる。また、例えばフリップチップ接続との比較では、同等の電気的特性を有する半導体装置10をより安価に得ることができる。

## [0058]

次に図3 (A) ~図9 (B) を参照して、第1の実施の形態の半導体装置の製造方法につき説明する。

#### [0059]

原則として、各図(A)はこの発明の半導体装置の構成を説明するための概略的な部分的平面図であり、各図の(B)は(A)図のI-I破線により切断した切断面を示す概略的な断面図である。なお、例外として、図5(B)は、図5(A)に示した、実線11で囲まれた部分を拡大して示す拡大図であり、さらに図6は、図5(A)のI-I線に沿って切断して示した断面図である。

### [0060]

また、この発明の半導体装置の製造方法を説明するにあたり、各図では下地上

に2(縦)×X(横; Xは2以上の正数)の格子状に複数の半導体チップを配置して、同時に複数の半導体装置10を製造する例を図示してある。しかしながら、これに限定されず、より多数の半導体チップをより多くの数からなる格子状に配列して同時に製造することもできる。

[0061]

予め、下地12上に、後の工程で複数の半導体チップ30が載置される半導体チップ領域14を設定しておく。なお、半導体チップ配置領域14の輪郭は、半導体チップ30の第2の主表面38の輪郭と実質的に一致している。隣接する半導体チップ配置領域14同士間の間隔は、互いに等間隔としておく。この間隔は、後に個片化する工程に必要なマージン面積、所望の外部端子の数に応じて形成される拡張部20の面積等を考慮して、決定される。

[0062]

まず、図3(A)及び(B)に示したように、下地12上に設定された半導体チップ配置領域14以外の領域に、半導体チップ配置領域14が露出するように、絶縁性の材料20'を設ける。この絶縁性の材料20'は、例えばエポキシ樹脂等の絶縁性の材料より適宜選択して形成することができる。また、従来適用されるいわゆる液状樹脂又はモールド樹脂を適用することができる。

[0063]

拡張部20の形成には例えば以下の方法が適用可能である。

[0064]

絶縁性の材料20'を、例えばある程度の粘度を有する絶縁性のエポキシ樹脂等とする。

[0065]

① ディスペンス法により、半導体チップ配置領域14を露出させて、供給する。この絶縁性の材料20'を、選択された絶縁性の材料20'に最適な条件及び処理により硬化する。

[0066]

② 精密印刷法により、半導体チップ配置領域14を露出させて、絶縁性の材料20'を供給する。この絶縁性の材料20'を、選択された絶縁性の材料20

'に最適な条件及び処理により硬化する。

[0067]

③ フォトリソグラフィ法より、下地12全面に供給した後に、従来公知のマスク、露光及び現像工程により、選択された絶縁性の材料20'に最適な条件及び処理で、パターニングを行うことで、拡張部20を形成する。

[0068]

ここでいう絶縁性の材料 2 0'とは、例えば常温で、ある程度の粘性を有するペースト状のエポキシ樹脂等の材料であり、例えば加熱、紫外線照射等の好適な処理により硬化することができる材料である。

[0069]

拡張部20は、製造工程において、半導体装置10に生じてしまら反りの発生を防止するために、好ましくは、後に形成される封止部の成形収縮よりも小さい成形収縮を有する絶縁性の材料により形成するのがよい。具体的には、拡張部20は、ガラス転移温度よりも低い温度範囲で線膨張係数が1.5×10<sup>-5</sup>/℃よりも小さく、かつ弾性率が7.8~22GPaの範囲の液状樹脂により形成するのがよい。

[0070]

特に拡張部20にモールド樹脂を適用した場合には、厚さ方向の寸法精度を高めることができるので、より高精度に拡張部20を形成することができる。

[0071]

次いで、図4に示したように、露出している半導体チップ配置領域14上に半 導体装置30を設ける。

[0072]

この半導体チップ30は、所定の機能を有する回路素子(図示せず。)を具えている。半導体チップ30は第1の主表面36と、この第1の主表面36に対向する第2の主表面38を具えている。半導体チップ30は、第1の主表面36上に表面保護膜35と、この表面保護膜35の表面と第2の主表面38との間に存在する1又は2以上の側面37とを具えている。この表面保護膜35は絶縁性の材料により構成されている。回路素子に接続されている複数の電極パッド34は

、第1の主表面36上に、表面保護膜35から少なくともその一部分が露出するように、第1の主表面36の周縁に沿って形成されている。

## [0073]

半導体チップ30は、第2の主表面38が下地12上の半導体チップ配置領域14に対面するように、表面保護膜35の表面及び第2の主表面38以外の面、すなわち側面37を、拡張部20が囲むように配置する。このとき、表面保護膜35の表面のレベル(高さ) d1と、硬化処理後の拡張部20の第1の面20aのレベルd2とが、実質的に同一のレベルとなるように、かつ半導体チップ30と拡張部20との間に間隙が生じないように、拡張部20の厚さを含め形成領域及び/又は半導体チップの外形サイズを調節しておく。

## [0074]

好ましくは、半導体チップ配置領域14上には、何らかの接着手段を設けておくのがよい。そしてこの接着手段により半導体チップ30を半導体チップ配置領域14上に接着保持しておくのがよい。

### [0075]

上述では、まず、拡張部20を絶縁性の材料20′を設けてこれを硬化処理することにより形成した後に、半導体チップ30を半導体チップ配置領域14上に設ける例を説明したが、絶縁性の材料20′、例えばある程度の粘度を有する絶縁性のエポキシ樹脂を半導体チップ配置領域14以外の領域に上述の①又は②の方法により設け、半導体チップ配置領域14上に半導体チップ30を設けた後に、絶縁性の材料20′の硬化を行って拡張部20を形成する工程としてもよい。このとき、絶縁性の材料20′は、表面保護膜35の表面のレベルと硬化後の拡張部20の第1の面20aのレベルとが実質的に同一のレベルとなるように、絶縁性の材料20′の厚さを調節すればよい。

#### [0076]

然る後、図5及び図6に示したように、表面保護膜35上及び拡張部20の第1の面20a上に、複数の配線パターン42を形成する。これら配線パターン42の形成は、それぞれの配線パターン42が対応する電極パッド34に電気的に接続するように設定してから、形成されるべき外部端子の配置を考慮して行う。

これら複数の配線パターン42には、電極パッド34から拡張部20上、すなわち拡張された領域21へと導出されたパターンが含まれている。

## [0077]

具体的には適用可能な配線プロセスルールに従って、配線幅、配線間隔及び最適角度等を決定して、可能な限り最短距離となるように接続する。例えば図示したように半導体チップ30の周縁に沿って形成されている複数の電極パッド34に対して、原則として最短距離となるように、長配線42a、中配線42b及び短配線42cを一組とする配線パターン群を複数組形成し、一方の端部をそれぞれ対応する電極パッド34に接続する。そして、他方の端部には、電極ポスト搭載用のパッドを形成して、電極ポストを介して外部端子47(半田ボール47a)を接続してある。特に長配線42a及び中配線42bは、表面保護膜35に設けられている電極パッド34から、拡張部20の上側(真上)に導出されるように設けてある。

## [0078]

なお、図4 (A) 及び図5 (A) において、説明を容易にするために、電極パッド34の配置数は、実際よりも少ない数として概略的に図示してある(以下の図においても同様。)。

#### [0079]

この配線パターン42の形成は、拡張部20の第1の面20aの上側(真上)の領域を含む所望の領域に、スパッタ及びフォトリソグラフィ等の従来公知のWCSPの製造工程における配線パターンの形成プロセスにより、例えば銅、アルミニウム及び金属合金等の適宜の材料を選択して、行うことができる。

#### [0080]

この配線パターン42の形成工程において、上述した半導体チップ30と拡張部20との間にわずかながら間隙が生じてしまう可能性もある。この配線パターン42に、このような間隙等に基因する応力が集中すると想定される場合には、この応力が集中する配線パターン42の部分を実質的に含む配線パターン42の領域を若干太く、すなわち幅広または肉厚に形成してもよい。

## [0081]

次いで、図7(A)及び(B)に示したように、各配線パターン42の表面上に、これらと電気的に接続される電極ポストをそれぞれ形成する。これら電極ポスト46を拡張部20の上側(真上)の拡張された領域21と、半導体チップ30の上側(真上)の領域とに設けてある。これら電極ポスト46は、格子状に所定の間隔で配列するように形成する。この間隔は、上述したように実装を考慮した間隔、すなわち一定な、或いは不規則の間隔とすることができる。

[0082]

この電極ポスト46はメッキ及びフォトリソグラフィ等の従来公知のWCSPの製造工程における電極ポスト46の形成プロセスにより、材料を適宜選択して、行うことができる。

[0083]

さらに拡張部20の第1の面20aの上側(真上)及び半導体チップ30の上側(真上)に形成されている配線パターン42及び電極ポスト46を覆うように、封止部44を形成する。

[0084]

この封止工程は、従来公知の方法により、従来公知の封止材料、例えばエポキ シ系のモールド樹脂を使用して実施することができる。

[0085]

ここで一般的に使用されるモールド樹脂としては、例えば線膨張係数が 0. 6  $\sim 1$ .  $3 \times 10^{-5} / \mathbb{C}$ の範囲であり、ガラス転移温度(Tg)が  $1 \cdot 25 \sim 2 \cdot 20$   $\mathbb{C}$ の範囲であり、弾性率が 9.  $8 \sim 24$  GPa( $1 \cdot 000 \sim 2450$  kg/mm  $^2$ )の範囲の物性値を有するものが挙げられる。

[0086]

製造工程における半導体装置10の反りの発生を防止するために、特に拡張部20を、封止部44と同様にいわゆるモールド樹脂で形成する場合には、成形収縮が封止部44よりも大きくなるように決定される。例えば、拡張部20及び封止部44を形成するモールド樹脂の物性について、以下の組み合わせが挙げられる。

[0087]

① 拡張部/封止部:拡張部のモールド樹脂の物性は、ガラス転移温度よりも低い温度範囲での線膨張係数が $1.1\sim1.5\times10^{-5}$ / $\mathbb{C}$ の範囲であって、かつガラス転移温度(Tg)が $170\mathbb{C}$ よりも大きい/封止部のモールド樹脂の物性は、ガラス転移温度よりも低い温度範囲での線膨張係数が $1.0\times10^{-5}$ / $\mathbb{C}$ より小さく、ガラス転移温度(Tg)が $125\sim220\mathbb{C}$ の範囲であり、かつ弾性率が $14.7\sim24$  GPa( $1500\sim2450$  kg/mm<sup>2</sup>)の範囲。

[0088]

② 拡張部/封止部:拡張部のモールド樹脂の物性は、ガラス転移温度よりも低い温度範囲での線膨張係数が1.1~1.7×10<sup>-5</sup>/℃の範囲であって、かつガラス転移温度(Tg)が170℃よりも小さく、弾性率が9.8~19.6 GPa(1000~2000kg/mm²)/封止部のモールド樹脂の物性は、ガラス転移温度よりも低い温度範囲での線膨張係数が1.0×10<sup>-5</sup>/℃より小さく、ガラス転移温度(Tg)が125~220℃の範囲であり、弾性率が14.7~24GPa(1500~2450kg/mm²)の範囲。

[0089]

③ 拡張部/封止部:拡張部のモールド樹脂の物性は、ガラス転移温度よりも低い温度範囲での線膨張係数が1.  $1 \sim 1$ .  $7 \times 10^{-5} / \mathbb{C}$ の範囲であり、かつ弾性率が13.  $7 \, \mathrm{GPa} \, (1400 \, \mathrm{kg/mm^2})$  であり、かつガラス転移温度 (Tg)が125 $\mathbb{C} \sim 170 \mathbb{C}$ の範囲/封止部のモールド樹脂の物性は、ガラス転移温度よりも低い温度範囲での線膨張係数が1.  $0 \times 10^{-5} / \mathbb{C}$ より小さく、ガラス転移温度(Tg)が125 $\sim$ 220 $\mathbb{C}$ の範囲であり、かつ弾性率が14.  $7 \sim 24 \, \mathrm{GPa} \, (1500 \sim 2450 \, \mathrm{kg/mm^2})$  の範囲。

[0090]

然る後、図8(A)及び(B)に示したように、封止部44をその表面側から削り取って、電極ポスト46の頂面(上面とも称する。)の一部分を、露出させる。

[0091]

この工程は、従来公知の研削や、研磨工程を適用して行う。

[0092]

また、封止部44の形成に、フィルム成形等の方法を適用することもできる。 その場合には、電極ポスト46に実質的に負荷をかけることがない。また、その 場合には、上述した封止部44に対する研削工程を要せずに電極ポスト46の頂 面を封止部44の表面に露出するように直接的に形成する。

[0093]

このとき、露出した電極ポスト46の上面に、選択される材料により何らかの 処理を行ってもよい。例えば材料を銅とした場合にはバリアメタル層として薄い Ni (ニッケル) 膜等を形成してもよい。

[0094]

次いで、封止部44の表面から露出している電極ポスト46を介して電極ポスト46の上面に、外部端子47として例えば半田ボール47aを、形成する。

[0095]

次いで、図9(A)及び(B)に示したように、一点破線aで示した切断線に沿って、複数の半導体チップ同士の間を切断して、半導体チップを含む半導体装置として個片化する。

[0096]

この個片化工程は、好ましくは高速回転するブレードにより、切削することにより行うのがよい。

[0097]

このように第1の実施の形態の製造方法によれば、いわゆるWCSPの製造工程を適用できるので半導体装置10を製造するための特別な工程を使用することなく半導体装置10を簡易な工程で製造することができる。

[0098]

(第2の実施の形態)

次に図10~図12(C)を参照して、この発明の第2の実施の形態の半導体装置及びその製造方法につき説明する。なお、後述する製造工程において、適用される材料、工程の実施条件等は第1の実施の形態とほぼ同様であるので、その詳細な説明は省略する。また、各図において、平面図は第1の実施の形態で説明した図と同様であるのでその詳細な説明は省略する。

[0099]

図10を参照して、この発明の第2の実施の形態の半導体装置につき説明する。図10は第2の実施の形態の半導体装置の概略的な断面図である。

[0100]

この発明の第2の実施の形態の半導体装置10は、下地12を具えている。下地12上には、半導体チップ配置領域14が設定されている。

[0101]

そして下地12上には、絶縁性の拡張部20が形成されている。拡張部20は、半導体チップ配置領域14の輪郭と一致する底面部22aを有する凹部22を 具えている。

[0102]

凹部22内には、半導体チップ30が設けられている。この半導体チップ30は、所定の機能を有する回路素子(図示せず。)を具えている。半導体チップ30は第1の主表面36と、この第1の主表面36に対向する第2の主表面38を具えている。半導体チップ30は、第1の主表面36上に表面保護膜35と、この表面保護膜35の表面と第2の主表面38との間に存在する1又は2以上の側面37とを具えている。この表面保護膜35は絶縁性の材料により構成されている。回路素子に接続されている複数の電極パッド34は、第1の主表面36上に、表面保護膜35から少なくともその一部分が露出するように、第1の主表面36の周縁に沿って形成されている。

[0103]

そして、この半導体チップ30は、第1の主表面36が上面となるように、すなわち第2の主表面38が、拡張部20の凹部22の底面部22aに対面するように設けられている。

[0104]

結果として、拡張部20は、半導体チップ30の表面保護膜35以外の面、すなわち、側面37及び第2の主表面38を囲むように、設けられている。この拡張部20は、表面保護膜35の表面のレベルと、硬化処理後の拡張部20の第1の面20aのレベルとが、実質的に同一のレベルとなるように、形成される。

[0105]

この拡張部20を形成するための材料の物性等の要件については、第1の実施の形態で既に説明したとおりであるので、その詳細な説明を省略する。

[0106]

拡張部20の第1の面20a及び表面保護膜35上には、図5で説明したのと 同様に、複数の配線パターンを具えた配線パターン42が、露出している電極パッド34に電気的に接続されて形成されている。

[0107]

配線パターン42は、半導体チップ30の出力信号、半導体装置10に要求される外部端子の配置位置等を考慮して、所望のパターンで形成することができる

[0108]

この配線パターン42は、半導体チップ30の上側(真上)の領域及び拡張部20の上側(真上)の領域の境界にまたがるように設けられている。すなわち、少なくとも複数の配線パターン42のうち一部分は、表面保護膜35から露出している電極パッド34のそれぞれと個別的に、かつ電気的に接続されて、拡張部20の上側、すなわち拡張された領域21に導出されている。

[0109]

この配線パターン42が形成されている拡張部20の第1の面20a上及び表面保護膜35上には、封止部44が、配線パターン42の一部分を露出するように形成されている。

[0110]

そして、この露出している配線パターン42上であって、拡張部20上を含む 領域には、外部端子47が接続されている。

[0111]

この構成例では拡張された領域21にも例えば電極ポスト46を介して、外部 端子47が形成されている。

[0112]

この構成例では、外部端子47を、例えば半田ボール47aで形成している。

これら半田ボール47 a は、電極ポスト46の頂面と接触して設けられていて、これら電極ポスト46を介して、配線パターン42と接続されている。この隣接する電極ポスト46同士の配列及びその間隔は、例えばプリント基板等への実装を考慮して、所望の配列及び間隔とすることができる。

## [0113]

既に説明したとおり、これら電極ポスト46は、半導体チップ30の上側に対応する表面積の範囲のみならず、拡張部20の上側にも設けている。従って、電極ポスト46、すなわち外部端子47の配置位置及び配置間隔の設計の自由度が増す。すなわち、より実装が容易になるように、電極ポスト46、すなわち外部端子47の配置間隔の制限を緩和して、例えば実装基板側の構成上の要件に沿った、より広い間隔で形成することができる。具体的には拡張部20の面積を適宜調整することで、適切な配置間隔で、所望の数の外部電極を形成することができる。

## [0114]

この発明の第2の実施の形態の半導体装置10は、第1の実施の形態の半導体装置の構成により得られる効果に加えて、半導体チップ30の第2の主表面38 も拡張部20により覆う構成としてあるので、半導体チップ30を外部環境からより効果的に保護することができる。

# [0115]

次に図11(A)~図12(C)を参照して、第2の実施の形態の半導体装置の製造方法につき説明する。

## [0116]

各図は、第2の実施の形態の半導体装置の製造方法を説明するための概略的な 断面図である。

#### [0117]

予め、下地12上に、適用される半導体チップ30の外形サイズに合わせて半 導体チップ配置領域14を設定しておく。隣接する半導体チップ配置領域14同 士間の間隔は、互いに等間隔としておく。この間隔は、後に個片化する工程に必 要なマージン面積、所望の外部端子の数に応じて形成される拡張部の面積等を考 慮して、決定される。

#### [0118]

まず、図11(A)に示したように、この下地12上に、拡張部20を形成するための絶縁性の材料20'を設ける。ここでいう絶縁性の材料20'とは、例えば常温である程度の粘性を有するペースト状の樹脂等の材料であり、例えば加熱、紫外線照射等の好適な処理により硬化することができる材料である。例えばエポキシ樹脂等の絶縁性の材料より適宜選択することができる。また、例えばエポキシ樹脂として、従来適用されるいわゆる液状樹脂又はモールド樹脂を適用することができる。

## [0119]

拡張部20の形成方法については、第1の実施の形態で説明した①ディスペンス法、②精密印刷法及び③フォトリソグラフィ法により、同様の工程で拡張部20を形成することが可能である。

# [0120]

絶縁性の材料20'は、半導体チップ30を設けるための凹部22を具えるように下地12上に設けられる。この凹部22は、半導体チップ配置領域14の輪郭と一致する底面部22aを具えるように形成される。この凹部22の底面部22a側の厚さd3は、例えば後に設けられる半導体チップの放熱性等を考慮して、適宜設定することができる。

## [0121]

まず、絶縁性の材料20'として、例えばある程度の粘度を有する絶縁性のエポキシ樹脂を、下地12上の全面に凹部22の底面部22a側の厚さd3に等しい厚さで、上述のディスペンス方式、精密印刷方式等の方法により設ける。

#### [0122]

次いで、これらのうちいずれかの方法で、例えば硬化処理後に、後に設けられる半導体チップの厚さd1と等しくなるように、半導体チップ配置領域14に相当する領域以外の領域に、さらに絶縁性の材料20'を設けて、凹部22を形成するように2段階の工程により、拡張部20を、形成する。

#### [0123]

また、例えばフォトリソグラフィ法によるパターニングを行うこともできる。すなわち、凹部22の底面部22aの厚さd3と、例えば硬化処理後に半導体チップ30の厚さd1との和d2(=d1+d3)に等しい厚さとなるように、下地12上全面に絶縁性の材料20'を設ける。次いで、下地12の半導体チップ配置領域14に相当する領域を、設定された底面部22aの側の厚さd3だけ残るように、すなわち半導体チップ30の厚さd1の分だけ、マスク、露光及び現像等の従来公知の工程により除去することで、凹部22を具えた絶縁性の材料20'のパターンを下地12上に形成する。

## [0124]

この絶縁性の材料20'のパターニングは、1段階の工程で行うこともできる。例えばディスペンス方式により、凹部22の底面部を形成する際には、絶縁性の材料20'の下地12上への吐出量を減少させるように調節することで形成する。

## [0125]

例えば印刷方式を適用する場合にも、マスクと下地12との間の距離を調整しつつ、設ける絶縁性の材料20°の量を調整することで、1段階の工程によりパターニングを行うことができる。

## [0126]

次に、図11(B)に示したように、パターニングされた絶縁性の材料20'の凹部22に半導体チップ30を設ける。

## [0127]

この半導体チップ30は、所定の機能を有する回路素子(図示せず。)を具えている。半導体チップ30は第1の主表面36と、この第1の主表面36に対向する第2の主表面38を具えている。半導体チップ30は、第1の主表面36上に表面保護膜35と、この表面保護膜35の表面と第2の主表面38との間に存在する1又は2以上の側面37とを具えている。この表面保護膜35は絶縁性の材料により構成されている。回路素子に接続されている複数の電極パッド34は、第1の主表面36上に、表面保護膜35から少なくともその一部分が露出するように、第1の主表面36の周縁に沿って形成されている。

[0128]

半導体チップ30は、第2の主表面38が、凹部22の底面部22aに対面するように、設けられている。半導体チップ30は、凹部22の底面部22aの絶縁性の材料20'の粘性により保持される。

[0129]

ここで、選択された絶縁性の材料20'に好適な条件で、例えば加熱、紫外線 照射等の硬化処理することで、拡張部20を形成する。このとき、半導体チップ 30の第2の主表面38に接している凹部22の底面部22aの絶縁性の材料2 0'も硬化される。このように半導体チップ30は、底面部22aを介して、下 地12上に、接着保持される。

[0130]

半導体チップ30は、表面保護膜35以外の面、すなわち側面37及び第2の 主表面38が拡張部20により、囲まれる。

[0131]

このとき、表面保護膜35の表面のレベルと、硬化処理後の拡張部20の第1 の面20aのレベルとは、実質的に同一のレベルとなるようにされる。

[0132]

この例では、絶縁性の材料20'の硬化処理前に半導体チップ30を凹部内に設け、しかる後に硬化処理を行う例を説明したが、例えば上述のフォトリソグラフィ法等により、半導体チップ30を凹部22に設ける前に、絶縁性の材料20'により形成されたパターンを硬化処理して拡張部20を形成することもできる。この場合には、形成された拡張部20の凹部22内に半導体チップ30を設ける。

[0133]

このとき、好ましくは、凹部22の底面部22aに何らかの接着手段を設けておくのがよい。そして、この接着手段により半導体チップ30を凹部22に接着保持するのがよい。

[0134]

然る後、図11(C)に示したように、表面保護膜35の上側(真上)及び拡

張部20の第1の面20aの上側(真上)、すなわち拡張された領域21に、複数の配線パターンを含む配線パターン42を形成する。

[0135]

この配線パターン42は、表面保護膜35の上側(真上)から拡張部20の第1の面20aの上側(真上)の領域を含む領域に、導出されるようにスパッタ及びフォトリソグラフィ等の従来公知のWCSPの製造工程における配線パターンの形成プロセスにより、例えばアルミニウム、銅及び金属合金等の適宜の材料を選択して、行うことができる。

[0136]

次いで、図12(A)に示したように、配線パターン42の表面上であって、 拡張部20上に相当する領域、すなわち拡張された領域21を含む領域に、複数 の電極ポスト46を、例えば格子状に所定の間隔で形成する。この複数の電極ポ スト46同士の間隔は、上述したように実装を考慮した間隔として、すなわちー 定な、或いは不規則の間隔とすることができる。

[0137]

この電極ポスト46はメッキ及びフォトリソグラフィ等の従来公知のWCSPの製造工程における電極ポスト46の形成プロセスにより、適宜の材料を選択して、行うことができる。

[0138]

さらに拡張部20及び/又は半導体チップ30上に形成されている配線パターン42及び電極ポスト46を覆うように、封止部44を形成する。

[0139]

この封止部44の形成工程は、従来公知の封止工程により、従来公知の封止材料、例えばエポキシ系のモールド樹脂を使用して実施することができる。

[0140]

適用されるモールド樹脂の物性等の要件については、第1の実施の形態と同様であるのでその詳細な説明は省略する。

[0141]

拡張部20及び封止部44のモールド樹脂の物性の組み合わせ例についても第

1の実施の形態と同様であるので、ここでは説明を省略する。

[0142]

然る後、図12(B)に示したように、封止部44をその表面側から削り取って、電極ポスト46の頂面(上面とも称する。)を、露出させる。

[0143]

この工程は、従来公知の研削や、研磨工程を適用して行う。

[0144]

そして、封止部44の表面から露出している電極ポスト46を介してその上面 に、外部端子47として例えば半田ボール47aを形成する。

[0145]

次いで、図12(C)に示したように、隣接する半導体チップ同士の間を切断 して、半導体チップを含む半導体装置として個片化する。

[0146]

\_ この個片化工程は、好ましくは高速回転するブレードにより、切削することに より行うのがよい。

[0147]

このように第2の実施の形態の製造方法によれば、特に半導体チップ30の第 2の主表面38側が、拡張部20により効果的に保護されている半導体装置10 を簡易な工程で製造することができる。

[0148]

(第3の実施の形態)

次に図13(A)~(D)を参照して、この発明の第3の実施の形態の半導体装置につき説明する。この第3の実施の形態の半導体装置10は、上述の第1及び第2の実施の形態の半導体装置10の構成に加えて、拡張部20の第1の面20a及び半導体チップ30の表面保護膜35上に、絶縁膜40が形成されていることを特徴としている。また、拡張部20が、半導体チップ30側に、向かうほど徐々に薄くなっていく形状の傾斜を有する内側壁24を具えることを特徴としている。

[0149]

なお、後述する製造工程において、適用される材料、工程の実施条件等は、既に説明した第1の実施の形態とほぼ同様であるので、その詳細な説明は省略する。また、各図において、平面図についても、第1の実施の形態で既に説明した図と同様であるのでその図示及び詳細な説明は省略する。

#### [0150]

図13(A)、(B)、(C)及び(D)を参照して、この発明の第3の実施の形態の半導体装置につき説明する。図13(A)、(B)、(C)及び(D)は第3の実施の形態の半導体装置の概略的な断面図である。図13(A)は、第1の実施の形態の半導体装置に絶縁膜40を設けた構成例である。図13(B)は、図13(A)の変形例であって、拡張部20が半導体チップ30側に向かうほど徐々に肉薄となっていく形状の傾斜を有する内側壁24を具える構成例である。図13(C)は、第2の実施の形態の半導体チップに絶縁膜40を設けた構成例である。図13(D)は、図13(C)の変形例であって、拡張部20が、半導体チップ30側に向かうほど徐々に肉薄となっていく形状の傾斜を有する内側壁24を具える構成例である。

#### [0151]

この発明の第3の実施の形態の半導体装置10は、いずれも下地12を具えている。

#### [0152]

そして、下地12上の半導体チップ配置領域14には、拡張部20が形成されている。図13(A)及び(B)の構成例では、半導体チップ配置領域14が露出するように拡張部20が設けられている。図13(C)及び(D)の構成例の場合には、拡張部20は、後に半導体チップが設けられる凹部22を具えている。凹部22は、半導体チップ配置領域14の輪郭と一致する底面部22aを具えている。

#### [0153]

そして、半導体チップ配置領域14上又は凹部22内には半導体チップ30が 設けられている。

#### [0154]

この半導体チップ30は、上述したように、所定の機能を有する回路素子(図示せず。)を具えている。半導体チップ30は第1の主表面36と、この第1の主表面36に対向する第2の主表面38を具えている。半導体チップ30は、第1の主表面36上に表面保護膜35と、この表面保護膜35の表面と第2の主表面38との間に存在する1又は2以上の側面37とを具えている。この表面保護膜35は絶縁性の材料により構成されている。回路素子に接続されている複数の電極パッド34は、第1の主表面36上に、表面保護膜35から少なくともその一部分が露出するように、第1の主表面36の周縁に沿って形成されている。

#### [0155]

そして、この半導体チップ30は、第1の主表面36が上面となるように、すなわち第2の主表面38が、半導体チップ配置領域14上又は拡張部20の凹部22の底面部22aに対面するように設けられている。

#### [0156]

結果として、拡張部20は、図13(A)及び(B)の構成においては、半導体チップ30の側面37を囲むように設けられている。図13(C)及び(D)の構成の場合には、拡張部20は半導体チップ30の表面保護膜35の表面以外の面、すなわち側面37及び第2の主表面38を囲むように、設けられている。このとき、表面保護膜35の表面のレベルと、硬化処理後の拡張部20の第1の面20aのレベルとは、実質的に同一のレベルとなるようにされる。

#### [0157]

拡張部20を形成するための材料の物性等の要件については、第1及び第2の 実施の形態と同様であるのでここではその詳細な説明を省略する。

#### [0158]

拡張部20の第1の面20a及び半導体チップ30の表面保護膜35上には、 半導体チップ30の電極パッド34が露出するように、絶縁膜40が形成されて いる。

#### [0159]

絶縁膜40上には複数の配線パターン42が形成されている。配線パターン4 2は、外部端子47の下部に接続されて位置する電極ポストと、対応する電極パ ッド34とが規則的、かつ電気的に接続されている。これら配線パターン42を構成する配線として、例えば長配線42a、中配線42b及び短配線42cを設ける。これらの配線42a、42b及び42cを、それぞれ対応する電極パッド34に、1つの配線と1つの電極パッドという、1対1の接続関係で、接続してある。

#### [0160]

これら複数の配線パターン42は、少なくともそのうち一部が半導体チップの 上側(真上)の領域、すなわち電極パッド34に電気的に接続されて、ここから 拡張部20の上側の領域へまたがるように導出されている。

#### [0161]

拡張部20の上側(真上)の領域は、外部端子形成領域を半導体チップ30の表面領域外に拡張している意味で拡張された領域21と称せられる。この構成例では拡張された領域21にも電極ポスト46を介して外部端子47とが形成されている。

#### [0162]

この構成例では、外部端子47を、例えば半田ボール47aで形成している。 これら半田ボール47aは、電極ポスト46の頂面に設けられていて、これら電 極ポスト46を介して、配線パターン42と電気的に接続されている。この隣接 する電極ポスト46同士の配列及びその間隔は、例えばプリント基板等への実装 を考慮して、所望の配列及び間隔とすることができる。

#### [0163]

絶縁膜40の表面上には、複数の配線パターンを具えた配線パターン42が、 露出している電極パッド34に電気的に接続されて形成されている。

#### [0164]

配線パターン42は、半導体チップ30の出力信号、半導体装置10に要求される外部端子の配置位置等を考慮して、所望のパターンで形成することができる

#### [0165]

この発明の第3の実施の形態の半導体装置10は、上述した第1の実施の形態

で得られる効果に加えて、例えば拡張部20の表面と、半導体チップ30の表面とに段差が生じてしまう場合、拡張部20が半導体チップ30側に向かうほど徐々に肉薄となっていく形状の傾斜を有する内側壁24を有する場合、又は拡張部20の表面にうねりや窪みが生じてしまった場合等に、絶縁膜40用の材料により、後に配線パターンが形成できる程度に、段差、うねり及び/又は窪みの程度を緩和するか、又は絶縁膜40を平坦に形成することができる。従って、後の配線パターンの形成工程、電極ポストの形成工程をより安定した状態で行えるので、半導体装置10の信頼性を向上させる効果が得られる。

#### [0166]

次に図14(A)~図15(C)を参照して、第3の実施の形態の半導体装置の製造方法につき説明する。ここでは図13(D)に示した構成例を代表として例示し、他の構成例と対比しながら説明する。

#### [0167]

各図は、第3の実施の形態の半導体装置の各製造工程を説明するための概略的 な断面図である。

#### [0168]

予め、下地12上に、適用される半導体チップ30の外形サイズに合わせて半 導体チップ配置領域14を設定しておく。隣接する半導体チップ領域14同士間 の間隔は、互いに等間隔としておく。この間隔は、例えば後に個片化する工程に 必要なマージン面積、所望の外部端子の数に応じて形成される拡張部の面積等を 考慮して、決定される。

#### [0169]

まず、図14(A)に示したように、この下地12上に、拡張部20を形成するための絶縁性の材料20'を設ける。絶縁性の材料20'の物性等の要件については第1の実施の形態と同様であるのでその詳細な説明は省略する。

#### [0170]

この絶縁性の材料20'は、後の工程で半導体チップを設けるための凹部22 を形成するように下地12上に設けられる。この凹部22は、半導体チップ配置 領域14の輪郭と一致する底面部22aを具えるように形成される。この凹部2 2の底面部22a側の厚さd3は、例えば後に設けられる半導体チップ30の放 熱性等を考慮して、適宜設定することができる。

#### [0171]

また、半導体装置10が図13(A)及び(B)に示した構成をとる場合には 、下地12上の半導体チップ配置領域14が露出するように設ける。

#### [0172]

拡張部20の形成に適用可能な方法については、第1の実施の形態で説明した とおりであるのでその詳細な説明を省略する。

#### [0173]

図13(C)及び(D)に示した構成とする場合には、第1及び第2の実施の 形態で説明したように、絶縁性の材料20'を、下地12上の全面に凹部22の 底面部22a側の厚さd3に等しい厚さで、ディスペンス方式、精密印刷方式又 はフォトリソグラフィ法等を適用して、1段階又は2段階の工程により凹部22 を具えた拡張部20を形成する。

#### [0174]

このとき、硬化処理の硬化条件によって、拡張部20の凹部(開口部)22に 半導体チップ30側に向かうほど徐々に肉薄となっていく形状の傾斜を有する内 側壁24を形成することができる。例えば標準的な硬化工程によっても内側壁2 4を形成することができる。好ましくは、例えば初期硬化を適正な温度よりも高 温で、材料の表面側のみが硬化する程度の時間で加熱を行った後、適正な温度で 材料(層)の内部まで硬化することにより、傾斜を有する内側壁24を形成する ことができる。

#### [0175]

また、例えばフォトリソグラフィ法によるマスク、露光及び現像工程により、 半導体チップ30に向かうほど徐々に肉薄となっていく内側壁24を形成することもできる。このフォトリソグラフィ法による傾斜を有する内側壁24の形成工程によれば、より精密に傾斜の角度を設定して形成することが容易になる。

#### [0176]

次に、図14(B)に示したように、傾斜を有する内側壁24の表面に沿って

滑らせるようにして拡張部20の凹部22内に半導体チップ30を設ける。

[0177]

なお、図13(A)及び(C)の構成とする場合には、半導体チップ30を設けた後に、絶縁性の材料20'を硬化して、半導体チップ30を半導体素子配置領域14上又は凹部22内に設けた状態で拡張部20を形成してもよい。

[0178]

結果として、半導体チップ30は、表面保護膜35の表面以外の面、すなわち側面37及び第2の主表面38とが拡張部20により、囲まれる。図13(A)及び(C)の構成とする場合には、表面保護膜35の表面及び第2の主表面以外の面、すなわち側面37が拡張部20により囲まれる。

[0179]

このとき、好ましくは、表面保護膜35の表面のレベルと、硬化処理後の拡張 部20の第1の面20aのレベルとは、実質的に同一のレベルとなるようにされ る。

[0180]

次いで、表面保護膜35と拡張部20の表面20上には、絶縁膜40が形成される。

[0181]

絶縁膜40は、半導体チップ30の電極パッド34が露出するように形成される。

[0182]

このとき、一旦電極パッド34を覆うように絶縁膜40を形成した後、又は絶縁膜40の材料を設けた後に、例えばフォトリソグラフィ法等を用いて、電極パッド34を露出させる工程としてもよい。

[0183]

上述したように拡張部20の第1の面20aと、半導体チップ30の表面保護膜35との境界に段差が生じてしまう場合がある。また、拡張部20の第1の面20aにうねりや窪みが生じてしまう場合もある。これらの場合には、絶縁膜40用の材料により、後に配線パターン42が形成できる程度に、この段差の程度

を緩和するか、又は絶縁膜40を平坦に形成することもできる。

[0184]

この絶縁膜40は、例えば拡張部20の材質等に応じた適宜の材料を用い、好適な方法を選択して実施すればよい。例えば、絶縁膜40の形成工程はスピンコート法、印刷法又は直接塗布プロセス等の従来公知の方法により、実施することができる。

[0185]

然る後、図14(C)に示したように、絶縁膜40の表面上に、複数の配線パターン42を形成する。

[0186]

この配線パターン42は、表面保護膜35の上側(真上)から拡張部20の第1の面20aの上側(真上)の領域を含む領域に、導出されるパターンを含むようにスパッタ及びフォトリソグラフィ等の従来公知のWCSPの製造工程における配線パターンの形成プロセスにより、例えばアルミニウム、銅及び金属合金等の適宜の材料を選択して、行うことができる。

[0187]

次いで、図15(A)に示したように、配線パターン42の表面上であって、 拡張部20の上側(真上)に相当する領域、すなわち拡張された領域21を含む 領域に、複数の電極ポスト46を、例えば格子状に所定の間隔で形成する。この 複数の電極ポスト46同士の間隔は、上述したように実装を考慮した間隔として 、すなわち一定な、或いは不規則の間隔とすることができる。

[0188]

この電極ポスト46はメッキ及びフォトリソグラフィ等の従来公知のWCSPの製造工程における電極ポスト46の形成プロセスにより、適宜の材料を選択して、行うことができる。

[0189]

さらに拡張部20及び/又は半導体チップ30上に形成されている配線パターン42及び電極ポスト46を覆うように、封止部44を形成する。

[0190]

この封止部44の形成工程は、従来公知の封止工程により、従来公知の封止材料、例えばエポキシ系のモールド樹脂を使用して実施することができる。

[0191]

適用されるモールド樹脂の物性等の要件については、第1の実施の形態と同様 であるのでその詳細な説明は省略する。

[0192]

拡張部20及び封止部44のモールド樹脂の物性の組み合わせ例についても第 1の実施の形態と同様であるので、ここでは説明を省略する。

[0193]

然る後、図15(B)に示したように、封止部44をその表面側から削り取って、電極ポスト46の頂面(上面とも称する。)を、露出させる。

[0194]

この工程は、従来公知の研削や、研磨工程を適用して行う。

[0195]

そして、封止部44の表面から露出している電極ポスト46を介してその上面 に、外部端子47として例えば半田ボール47aを形成する。

[0196]

次いで、図15(C)に示したように、隣接する半導体チップ同士の間を切断 して、所定の機能を発揮する単一の半導体装置を含む構造体として個片化する。

[0197]

この個片化工程は、好ましくは高速回転するブレードにより、切削することにより行うのがよい。

[0198]

このように第3の実施の形態の製造方法によれば、特に、半導体チップ30の 第2の主表面38側が、拡張部20により効果的に保護されている半導体装置1 0を簡易な工程で製造することができる。

[0.199]

この発明の半導体装置10を、例えば複数個積層する構成とすることもできる。この場合には、例えば従来公知の方法により拡張部20にスルーホールを形成

し、積層用の端子を形成すればよい。

[0200]

この発明のすべての実施の形態において、電極ポスト46は、アルミニウム、 銅等の導電性材料により形成するのがよい。好ましくは銅により形成するのがよ い。このとき電極ポスト46の表面に薄い酸化層を形成しておくのがよい。この ようにすれば電極ポスト46と封止部44の接着性が向上するため、耐湿性が向 上する。

[0201]

さらにこの発明のすべての実施の形態において、外部端子47として半田ボール47aを電極ポスト46上に形成する、いわゆるBGA(Ball Grid Array)型につき説明したが、これに限定されない。例えば、いわゆるLGA(Land Grid Array)型等の構成することもできる。

[0202]

具体的には、露出している電極ポスト46表面に直接的に半田層を形成するか、電極ポスト46表面にバリアメタル層を形成した後、このバリアメタル層上に金(Au)メッキ層を形成する。或いは電極ポスト46表面に直接的にSn(スズ)層を形成して、これを外部端子とする構成としてもよい。

[0203]

また、この発明のすべての実施の形態において、封止部の形状は、いわゆるソーカットタイプのみならず、この発明の目的を損なわない範囲で、下地及び/又は拡張部の外形と合っていなくともよい。

[0204]

【発明の効果】

この発明の半導体装置の構成によれば、搭載される半導体チップの側面部を囲むように設けられている拡張部上、すなわち拡張された領域を含む領域にも、外部端子を設けることができる、いわゆるファンアウト構造又はファンイン/ファンアウト構造が可能な構成としてあるので、外部端子の配置間隔及び配置位置等の設計の自由度を大きくすることができる。

[0205]

この発明の半導体装置は、いわゆるWCSPの製造工程を利用して、基板等のインターポーザを使用せずに直接的に半導体チップと外部電極とを接続する構成とすることができるので、上述の効果に加えて、ワイヤボンディング接続との比較では、さらなる動作の高速化、高機能化、多機能化及びコンパクト化を図ることができる。また、フリップチップ接続との比較では、同等の電気的特性をより安価に得ることができる。

#### [0206]

この発明の製造方法によれば、第1、第2及び第3の実施の形態の半導体装置を簡易な工程で製造することができる。特に絶縁膜を設けない構成例によれば、工程の削減による効率的な製造及びさらなるコスト削減効果が期待される。さらに半導体装置の第2の主表面に接するように、拡張部の材料を設ける例によれば、硬化により、これらを互いに接着することができるので、より容易に半導体装置を製造することができる。また、傾斜している内側壁を有する拡張部をあらかじめ構成する構成例によれば、内側壁の表面上を滑らせるようにして開口部(凹部)内に位置決めして半導体チップを効率的に設けることができるので、製造工程の効率のさらなる向上が期待される。

#### 【図面の簡単な説明】

#### 【図1】

(A) はこの発明の半導体装置の構成を説明するための上面からみた概略的な 平面図であり、(B) は、配線パターンと電極パッドとの接続関係を説明するた めに、(A) の一部領域を拡大して示した概略的な要部平面図である。

#### 【図2】

図1 (A)のI-I破線により切断した第1の実施の形態の半導体装置の切断面を示す概略的な断面図である。

#### 【図3】

(A) 及び(B) は、この発明の第1の実施の形態の半導体装置の製造方法を 説明するための上面からみた概略的な平面図及び断面図(1)である。

#### 【図4】

(A)及び(B)は、この発明の第1の実施の形態の半導体装置の製造方法を

説明するための上面からみた概略的な平面図及び断面図(2)である。

【図5】

(A)及び(B)は、この発明の第1の実施の形態の半導体装置の製造方法を 説明するための上面からみた概略的な平面図及び要部拡大平面図(3)である。

【図6】

この発明の第1の実施の形態の半導体装置の製造方法を説明するための概略的な断面図(3-2)である。

【図7】

(A)及び(B)は、この発明の第1の実施の形態の半導体装置の製造方法を 説明するための上面からみた概略的な平面図及び断面図(4)である。

【図8】

(A)及び(B)は、この発明の第1の実施の形態の半導体装置の製造方法を 説明するための上面からみた概略的な平面図及び断面図(5)である。

【図9】

(A)及び(B)は、この発明の第1の実施の形態の半導体装置の製造方法を 説明するための上面からみた概略的な平面図及び断面図(6)である。

【図10】

この発明の第2の実施の形態の半導体装置の構成を説明するための概略的な断面図である。

【図11】

(A)、(B)及び(C)は、この発明の第2の実施の形態の半導体装置の製造方法を説明するための概略的な断面図(1)である。

【図12】

(A)、(B)及び(C)は、この発明の第2の実施の形態の半導体装置の製造方法を説明するための概略的な断面図(2)である。

【図13】

(A)、(B)、(C)及び(D)は、この発明の第3の実施の形態の半導体装置の構成例を説明するための概略的な断面図である。

【図14】



(A)、(B)及び(C)は、この発明の第3の実施の形態の半導体装置の製造方法を説明するための概略的な断面図(1)である。

#### 【図15】

(A)、(B)及び(C)は、この発明の第3の実施の形態の半導体装置の製造方法を説明するための概略的な断面図(2)である。


### 【符号の説明】

- 10:半導体装置
- 11:部分領域
- 12:下地
- 14:半導体チップ配置領域
- 20:拡張部
- 20a:第1の面
- 20b:第2の面
- 21:拡張された領域
- 22:開口部(凹部)
- 2 2 a:底面部
- 24: 内側壁
- 30:半導体チップ
- 34:電極パッド
- 35:表面保護膜
- 36:第1の主表面
- 38:第2の主表面
- 40: 絶縁膜
- 42:配線パターン
- 4 2 a:長配線
- 4 2 b:中配線
- 4 2 c:短配線
- 44:封止部
- 46:電極ポスト

47:外部端子


47a: 半田ボール

【書類名】 図面【図1】





第1の実施の形態の半導体装置を示す図(1)

【図2】



【図3】







第1の実施の形態の半導体装置の製造方法(1)

【図4】

(A)




(B)




第1の実施の形態の半導体装置の製造方法(2)

【図5】


(A)






第1の実施の形態の半導体装置の製造方法(3)


# 【図6】



第1の実施の形態の半導体装置の製造方法(3-2)


【図7】






第1の実施の形態の半導体装置の製造方法(4)


【図8】






第1の実施の形態の半導体装置の製造方法(5)









第1の実施の形態の半導体装置の製造方法(6)


# 【図10】




第2の実施の形態の半導体装置を示す図

【図11】










第2の実施の形態の半導体装置の製造方法(1)










第2の実施の形態の半導体装置の製造方法(2)


## 【図13】




第3の実施の形態の半導体装置の構成例を示す図


# 【図14】

# (A)






# (C)





第3の実施の形態の半導体装置の製造方法(1)

# 【図15】



# (B)





## 第3の実施の形態の半導体装置の製造方法(2)

【書類名】 要約書

【要約】

【課題】 外部端子のさらなる増加に対応するための構成を有する半導体装置及びその製造方法。

【解決手段】 下地12と、下地12上に設けられている、複数の電極パッド34を具えている第1の主表面36と、第1の主表面36上に設けられている表面保護膜35と、第1の主表面と対向する第2の主表面38と、表面保護膜35<u>の表面</u>と第2の主表面36との間の複数の側面37とを有する半導体チップ30と、半導体チップ30の側面37を囲むように形成されている絶縁性の拡張部20と、電極パッド34の各々に電気的に接続され、電極パッド34から拡張部20の表面上へと導出されている、複数の配線パターン42と、配線パターン42上に、配線パターン42の一部分を露出するように形成されている封止部44と、拡張部20の上側を含む領域の配線パターン42上に設けられた複数の外部端子47とを具えている。

【選択図】 図2

### 認定・付加情報

特許出願の番号

特願2002-325774

受付番号

50201693053

書類名

特許願

担当官

第五担当上席

0094

作成日

平成14年11月11日

<認定情報・付加情報>

【提出日】

平成14年11月 8日

### 出願人履歴情報

識別番号

[000000295]

1. 変更年月日

1990年 8月22日

[変更理由]

新規登録

住 所

東京都港区虎ノ門1丁目7番12号

氏 名

沖電気工業株式会社